マイクロエレクトロニクス半導体パッケージングの市場規模、2021年に441億8700万米ドル到達

マイクロエレクトロニクス半導体パッケージング（MIPAC）の市場規模は、2021年に441億8700万米ドルに達し、2022年～2032年の間CAGR4.6％で成長することが予測されています。

マルチチップ パッケージング (MCP)：複数の集積回路 (IC) を1つのパッケージ構造に収め、電子システムを統合

近年、電子機器のパッケージングにおいて、複数のIC（集積回路）を単一のパッケージに収め、電子システムを集積する「マルチチップパッケージング（MCP）」技術が進んでいます。MCP技術には、平面的なマルチチップモジュール（MCM）と、ICを縦に積み重ねたシステムインパッケージ（SiP）と呼ばれる3次元積層チップの両方が使用されています。チップを積み重ねる際には、1チップのパッケージを積層する方法と、1つのパッケージに多数のチップを積層する方法、その両方を組み合わせる方法があります。

最近では、チップをウエハー状態のままパッケージ化し、スライスして分離するWLP(ウエハーレベルパッケージ)方式が人気を集めています。ウエハーレベルパッケージは、ウエハーを物理的に分離する材料にビアを形成することで、積層されたチップ同士を接続するものです。このように、ウエハーレベルでのシステムパッケージングが実現可能となり、単一のパッケージ内に多くの技術を融合させることができるようになりました。

ハイエンドパッケージが必要とする高い設備投資

ハイエンド半導体パッケージングおよびテスト企業では、少数のサプライヤーが高価な装置を製造するために、高い資本投資が必要となります。小型化要求の高まりと低い熱定格により、革新的なパッケージング技術が必要とされています。しかし、これには高い資本力が必要とされるため、ソリューションを提供できる企業はごくわずかであり、市場の拡大が阻まれています。半導体技術は、性能と経済性の両面で進歩しています。ゲートやウエハーのコスト削減は、22nm Siノードの初期のトレンドと似ています。高機能化、小型化、コストダウン、性能向上への要求が高まる中、半導体メーカーはTSVやインターポーザーを使った3D/2.5D集積、ファンアウト・ウェハーレベル・パッケージング（FOWLP）などの高度なパッケージ技術を徐々に導入しています。